電子產業(yè)一站式賦能平臺

PCB聯(lián)盟網

搜索
查看: 44|回復: 0
收起左側

扇出型晶圓/面板級封裝技術概述

[復制鏈接]

441

主題

441

帖子

3200

積分

四級會員

Rank: 4

積分
3200
跳轉到指定樓層
樓主
發(fā)表于 2024-9-20 08:00:00 | 只看該作者 |只看大圖 回帖獎勵 |正序瀏覽 |閱讀模式
引言
( B4 t* n$ f/ @扇出型晶圓/面板級封裝(FOW/PLP)是先進的封裝技術,與傳統(tǒng)封裝方法相比,能夠實現(xiàn)更高的I/O密度和更好的電性能。本文概述FOW/PLP技術,包括關鍵工藝步驟、應用和可靠性考慮因素。# @6 ~# I: q: b/ Q" @" Q  A
/ S; w' d: B6 ], ^; u, c
扇出型封裝簡介
# a. @$ d. k2 n) I! C& ~5 X/ C. M扇出型封裝與扇入型晶圓級芯片尺寸封裝(WLCSPs)的不同之處在于它需要在加工過程中使用臨時載體。這允許重布線層(RDLs)延伸到原始芯片邊界之外,從而實現(xiàn)更高的I/O數量。
  @1 `% [+ L( C( W- M: f+ S- S4 x. p, a% c' X
如圖1所示,扇出型封裝的步驟包括:
  • 將已知良好芯片(KGDs)拾取并放置在臨時載體上
  • 用模塑料封裝芯片
  • 在封裝芯片上制作重布線層
  • 貼裝焊球
  • 移除臨時載體并將個別封裝切割分離( s8 v* c/ C& z+ C  ?+ X* e
    [/ol]: ^: A8 j" b9 Q5 l

      y/ F3 d) s. @. \9 u" E 9 i! d* \" c, A3 ]) a
    圖1& {' Y1 o1 B; y: @

    ; |9 i1 P; {0 ~% i2 b扇出型封裝的主要優(yōu)勢包括:( g, ~; G' i& }$ O& L; B1 ^
  • 更高的I/O密度
  • 改善的電性能
  • 更薄的封裝厚度
  • 異質集成多個芯片的能力( g7 i. K7 D5 H& s2 p
    / m% Z; D: @5 `( e/ g) H8 }
    扇出型晶圓級封裝工藝流程7 I: ~6 _+ Q( M* e) R, f3 o
    典型的扇出型晶圓級封裝(FOWLP)工藝流程包括以下關鍵步驟:' D! J8 p; Y6 u; }9 `! }( v6 D9 c7 E7 ~
  • 晶圓準備和切割
  • 芯片貼裝到臨時載體
  • 模塑/封裝
  • 載體移除
  • 重布線層制作
  • 焊球貼裝和切割分離$ x; v2 N+ D/ z( G6 p" ?' T

    1 Z  d8 H; r# \* s' ]圖2提供了芯片優(yōu)先、正面朝下FOWLP方法的這些工藝步驟的視覺概覽:; O2 |, Y2 m9 i; X

    , s9 h( O9 h$ e, J" v3 m# V
    ; a: Q' o( {$ S圖2, m2 [/ C; S4 t' d$ s  N
    * X$ ^1 x9 f- C1 t* b. P, k
    FOWLP加工中的關鍵考慮因素包括:
    6 z4 A( q% K4 B9 y: m8 g/ |; u$ i
  • 臨時載體選擇(玻璃、硅、金屬)
  • 模塑料性質
  • 重布線層制作(線寬/間距、通孔形成)
  • 模塑過程中的芯片位移
  • 翹曲控制* L0 N' w/ v/ ]$ x

    3 C, A$ z% \7 O# w: _扇出型面板級封裝/ `8 N2 u- H" W, B
    為了進一步提高產量并降低成本,扇出型加工可以擴展到大型矩形面板而不是圓形晶圓。這被稱為扇出型面板級封裝(FOPLP)。
    / i& b. |6 U3 h8 i( a$ h0 e6 @& L, s# V- C+ [) Z
    圖3展示了508 x 508 mm面板的例子,其中包含1512個扇出型封裝:7 M- Z# I8 Z2 p  f1 I4 ^
    , A% X  N0 \; x- @0 m1 q  Y
    5 K' w9 ^/ a3 }/ A  y- {
    圖3
    $ y6 H; g" q5 a" u7 T" h
    * p- H& e, K, S' b1 F) zFOPLP的主要優(yōu)勢包括:7 U1 J% @4 a' h  l. G
  • 更高的產量
  • 更低的每個封裝成本
  • 利用PCB/顯示器制造基礎設施
    + E" k$ H" H- {, |2 N

    ) }1 R, ^( c. T6 g7 K然而,像翹曲控制和維持大面板上的均勻性等挑戰(zhàn)必須得到解決。
    ! D5 `, o& A# |' l
    0 m7 Z. x9 G# k' i% \重布線層制作) r% F$ H9 T( |3 j# {
    扇出型封裝的一個關鍵方面是細間距重布線層(RDLs)的制作。這通常涉及:
  • 介電層沉積/圖案化
  • 種子層沉積
  • 光刻膠圖案化
  • 銅電鍍
  • 種子層去除6 A% ?7 [" T  w3 \* N
    [/ol]+ C- o  |9 k8 `5 l7 @' Q
    圖4顯示了扇出型封裝中10 μm線寬/間距RDLs的掃描電鏡圖像:5 t/ v# U, o7 ]9 t
    , U0 X# }3 F% r

    - S; K9 N0 d/ D, X% F$ P圖45 H# R: `$ |6 x# W# `
    先進的扇出型封裝可能包含多個RDL層,線寬/間距尺寸可達到2/2 μm。. o/ E. _' |0 X; F" Y

    % v7 I+ k$ t8 M2 g芯片后置與芯片優(yōu)先方法
    ( u  E* z) s  e4 T扇出型封裝可以使用芯片優(yōu)先或芯片后置(RDL優(yōu)先)方法實現(xiàn):, D+ S2 X/ T: v* _
    1.芯片優(yōu)先:8 ?5 b3 e4 y3 [9 C1 {6 G
  • 在RDL制作之前將芯片貼裝到載體上
  • 成本更低,產量更高
  • 更容易發(fā)生芯片位移  e* j" l  k$ D1 a" J+ j  a% ?
    / \5 N2 Q8 B' b
    2.芯片后置:5 t! |) r0 Z0 E$ M% H" e- Z
  • 在芯片貼裝之前在載體上制作RDLs
  • 更好的尺寸控制
  • 成本更高,工藝步驟更多
    $ V3 p& C( U) x5 V6 p

    5 H" p1 n1 E6 }/ h* C" }: F; f圖5展示了RDL優(yōu)先FOWLP方法的工藝流程:! {! V' B& O, d1 {! l. p

    9 |) [7 l- S: t: z7 S * \0 s% r2 t, v+ i
    圖55 S  h1 L6 M" h" E
    : Y+ i! _' P) N& j: D
    芯片優(yōu)先和芯片后置之間的選擇取決于成本、尺寸控制要求和芯片尺寸/間距等因素。$ u8 _1 m# v) Z

      N3 h* F4 [7 _# {; U3 w6 j異質集成$ H* l" K) V0 K
    扇出型封裝的一個主要優(yōu)勢是能夠在單個封裝中集成多種類型的芯片。這使得以下組件的異質集成成為可能:
    2 {! M  K2 W+ y6 d! @
  • 邏輯 + 存儲器
  • 模擬 + 數字
  • 處理器 + 傳感器* s* {( r2 ^, J  _/ y9 o( q
    + j( T9 Z, a* J" \1 r
    圖6展示了一個集成多種芯片尺寸的異質扇出型封裝示例:
    , {. o; i" \3 `# q5 j' h0 d6 W4 `
    6 x' v( U5 Z6 }" Z3 l1 r1 B8 b
    2 X; `5 p, w  X1 V圖6
    0 y% _! q1 k4 O$ X6 B! w+ \
    3 V9 c: r  M6 D  }, r0 [0 f在異質扇出型設計中,必須仔細考慮芯片放置、RDL布線和熱管理。
    - P. ?+ t3 e6 K2 w/ a
    : p8 o, v3 P' U! W3 Q6 P( x可靠性考慮0 a1 w( g$ @- m) g$ L& m
    扇出型封裝的主要可靠性問題包括:
    * K5 o  j0 z. @3 l- S+ _( p
  • 模塑過程中的芯片位移
  • 翹曲
  • RDL裂紋/剝離
  • 焊點疲勞
  • 濕敏度. O# L! I" g$ B: N1 {

    5 J1 ?0 t/ s  H: H) O1 K可靠性測試通常包括:
    " q, {$ G9 t8 V+ K7 N
  • 溫度循環(huán)
  • 跌落/沖擊測試
  • 濕敏等級(MSL)測試1 m! B' W# H. }  O; V
    2 J' i& ~  p2 N
    圖7展示了溫度循環(huán)后扇出型封裝中的焊點裂紋示例:2 {0 b4 D0 K7 Q

    1 P0 W- U/ ?8 t* c( M
    , j. ^% [  D" Y# i+ i3 w圖7
    7 {4 L# A6 G( B7 M" d0 H9 D: l+ s& \7 s
    有限元建模通常用于分析應力和預測可靠性,如圖8所示:- q6 |" v& v, [

    * J" k( ^% n7 g/ u' Q  l+ C. g8 _
    4 q3 O+ J& s4 R圖8
    4 ?7 }1 V6 y2 ^7 Q" S# }/ r" Z& G: g
    新興應用:Mini-LED顯示器
    & C1 G' ?" x: t+ Z# d扇出型封裝的一個新興應用是在mini-LED顯示器中。扇出型封裝允許超細間距集成mini-LED陣列。2 y+ T6 s" p7 H" e% n

    5 c+ p) n0 A+ R$ h) w$ m圖9展示了使用扇出型技術封裝的mini-LED陣列示例:
    9 z# h3 z& o% \) [2 j% O' a
    8 ^  @9 ?4 R) E
    6 R, z& j9 [6 D. D, N6 g圖9
    # J  ]% b: V6 y' y: u/ C" ]4 ~- R- _" Z1 B! P( R5 Y: E! D
    mini-LED封裝的主要優(yōu)勢包括:
    ! z0 p5 v, C+ n; X* ]$ t! P
  • 超細間距能力(
  • 改善的熱性能
  • 更低的封裝厚度$ Z, ]% `7 g+ H% C
    / A6 E# C0 Q! q" M( D  X
    圖10展示了集成在扇出型封裝中并安裝在PCB上的mini-LEDs的橫截面:
    1 n2 Q9 V7 G* h7 ?/ ?
    + p0 I  e( h1 k& N ' X- W8 m0 }) u: K* ^& \
    圖10
    . d, V' A* C- P4 K% B# o1 b% y" t. z
    總結. D- \3 i$ Z0 O/ I" J1 y  G
    扇出型晶圓/面板級封裝與傳統(tǒng)封裝相比,能夠實現(xiàn)更高的I/O密度、改善的性能和異質集成。主要方面包括:
    0 r& H& U! L, k* @  H
  • 使用臨時載體
  • RDL制作
  • 芯片優(yōu)先與芯片后置方法
  • 擴展到面板級以提高產量
  • 可靠性考慮' Q! L! Q; M8 a* r
    " e, G: \+ U3 S& N. D0 w
    像mini-LED顯示器這樣的新興應用展示了扇出型封裝對下一代電子產品的優(yōu)勢。隨著傳統(tǒng)封裝的縮放達到極限,預計扇出型技術將在先進電子系統(tǒng)中發(fā)揮越來越重要的作用。
    # a! T4 e- l# H( X' F* A. W& h& m1 e1 O2 p0 c  \
    參考文獻8 F7 H3 m) ?, e
    [1] J. H. Lau, "Fan-Out Wafer/Panel-Level Packaging," in Semiconductor Advanced Packaging. Singapore: Springer Nature Singapore Pte Ltd., 2021, ch. 4, pp. 147-228.
    $ v. L0 N5 }! b& X, W7 }+ C. U+ G, k# c. Z1 z
    - END -
    4 R' l& w9 @) \( q7 d( U
    1 s6 f3 C, X! J$ i. t軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應用,PIC Studio都可提升您的工作效能。  ^5 Q" o' u9 l$ B( a
    點擊左下角"閱讀原文"馬上申請. O  |& H" u5 i/ W; D8 q" L
    ) e; }  ?0 a" w9 k: M( R
    歡迎轉載
    9 @; `6 @+ H# \" G8 v: {/ j# T1 {% Y. I. a: I
    轉載請注明出處,請勿修改內容和刪除作者信息!
      a8 V3 s9 U# w+ \1 X5 H% w* V8 I; l# l( n3 X: R% x

    + h) G* `5 v' e- V3 G8 E$ s

    # _# Z9 l2 L# J% S1 d9 z ; ~/ J" e. B+ N# D, ~

    1 S( D* S5 X9 K關注我們
    8 x# W7 D$ a4 b1 t; s" Z) Y/ B+ m# I6 |# _0 W1 x- l

    2 Y5 M% @2 @: \0 \) W" n- [* i6 b$ w
    ' Z( o" y( }+ E
    $ H7 B' \% t/ L2 z) o8 q# g
    ! x: Y: h7 }% I% {" v% ~7 O# C& }
    - k) K4 I0 V1 w5 N
      t9 o- |! K8 V: L' W
                          4 P& w# G8 r: \

    ) h- j5 Z) g: E# e& R

    ' @/ m# `8 F* R$ ?+ U7 e3 r- q8 H& p
    3 r& B! R/ k3 I2 d% M關于我們:8 d- }5 R; b, i9 m. l
    深圳逍遙科技有限公司(Latitude Design Automation Inc.)是一家專注于半導體芯片設計自動化(EDA)的高科技軟件公司。我們自主開發(fā)特色工藝芯片設計和仿真軟件,提供成熟的設計解決方案如PIC Studio、MEMS Studio和Meta Studio,分別針對光電芯片、微機電系統(tǒng)、超透鏡的設計與仿真。我們提供特色工藝的半導體芯片集成電路版圖、IP和PDK工程服務,廣泛服務于光通訊、光計算、光量子通信和微納光子器件領域的頭部客戶。逍遙科技與國內外晶圓代工廠及硅光/MEMS中試線合作,推動特色工藝半導體產業(yè)鏈發(fā)展,致力于為客戶提供前沿技術與服務。4 O0 U# Q. ^- C

    % w; w; G. C7 ^9 v- X7 ~1 S: Shttp://www.latitudeda.com/
    6 c. G& }; {0 Y(點擊上方名片關注我們,發(fā)現(xiàn)更多精彩內容)
  • 回復

    使用道具 舉報

    發(fā)表回復

    您需要登錄后才可以回帖 登錄 | 立即注冊

    本版積分規(guī)則

    關閉

    站長推薦上一條 /1 下一條


    聯(lián)系客服 關注微信 下載APP 返回頂部 返回列表