?人工智能輔助芯片設(shè)計

逍遙設(shè)計自動化

引言
" X+ D6 s3 ~7 r# ?2 L4 D在半導(dǎo)體技術(shù)飛速發(fā)展的今天,人工智能(AI)正在成為優(yōu)化芯片設(shè)計過程的關(guān)鍵工具,本文幫助讀者了解AI,特別是強化學(xué)習(xí)(RL)和生成式AI,如何應(yīng)對現(xiàn)代芯片設(shè)計的復(fù)雜挑戰(zhàn)[1]。
0 b3 }' X3 K) d
芯片設(shè)計復(fù)雜性的挑戰(zhàn)
現(xiàn)代芯片設(shè)計是涉及眾多變量和權(quán)衡的復(fù)雜過程。隨著半導(dǎo)體技術(shù)不斷推進,設(shè)計空間的復(fù)雜性呈指數(shù)級增長。
$ G/ z9 ^1 F( S6 r5 f- f5 R4 A
圖1展示了設(shè)計復(fù)雜性在時鐘、庫單元選擇和電源管理等多個因素上的指數(shù)級增長。
$ ~& M3 i/ ^  {8 S
這種日益增加的復(fù)雜性帶來了幾個主要挑戰(zhàn):

結(jié)果質(zhì)量:解決方案空間不連續(xù)、噪聲大且非凸,難以跳出局部最小值并識別因果關(guān)系。

吞吐量:設(shè)計人員一次只能評估少量變量,導(dǎo)致設(shè)計過程延遲長。

成本:設(shè)計過程常常導(dǎo)致計算資源利用率低下,跨項目復(fù)用有限。
7 P+ K" X* w* F9 U" ]& f
) U  k# R: W" z: [- S. t" J
9 s. C0 y3 m3 y& G$ C3 w6 a$ F
$ t9 X& V1 a1 W$ o圖2顯示了芯片設(shè)計過程中時間分配的breakdown,突出顯示了當前方法的低效之處。

0 v; n6 R3 \+ hAI在芯片設(shè)計中的應(yīng)用前景
$ a/ {: T) @: g- O, l) T0 Z為應(yīng)對這些挑戰(zhàn),半導(dǎo)體行業(yè)正轉(zhuǎn)向AI,特別是強化學(xué)習(xí)(RL),以優(yōu)化芯片設(shè)計過程的各個方面。

理解強化學(xué)習(xí)
強化學(xué)習(xí)是機器學(xué)習(xí)的一個分支,其中代理通過與環(huán)境交互來學(xué)習(xí)決策。在芯片設(shè)計中,RL代理可以探索各種設(shè)計選項,學(xué)習(xí)實現(xiàn)所需性能指標的最佳策略。

圖3描述了強化學(xué)習(xí)的基本概念,展示了代理與環(huán)境之間的交互。

+ v6 N3 O, E: Z/ j將RL應(yīng)用于芯片設(shè)計
將RL應(yīng)用于芯片設(shè)計涉及將各種設(shè)計參數(shù)和約束映射到RL框架:
& v1 ?& m$ q1 r0 x- L6 B

狀態(tài):當前設(shè)計配置

動作:對設(shè)計參數(shù)的更改

獎勵:目標指標的改善(如功耗、性能、面積)



圖4說明了如何將RL應(yīng)用于芯片設(shè)計問題,將設(shè)計輸入映射到動作和結(jié)果。

" V% r/ D; ]* AAI輔助優(yōu)化貫穿設(shè)計流程
% m( H- Y6 E2 Y) k1 Y- A1 fAI驅(qū)動的優(yōu)化可應(yīng)用于芯片設(shè)計過程的各個階段,從架構(gòu)到制造。
. h2 T# J6 U0 a, s3 u; x
1.數(shù)字實現(xiàn)
# q3 ~+ _7 _& Q% A+ l+ h" p- O1 Y! S0 HAI可以輔助探索不同的平面圖選項,優(yōu)化芯片面積和最大頻率等指標。
" B0 c( S9 X8 Z) I8 ], V5 M
圖5展示了AI優(yōu)化設(shè)計的帕累托前沿,平衡了芯片面積和頻率。

2.驗證
8 X; z& y4 a5 m1 `; M5 n7 G6 kAI可以通過智能選擇測試用例和優(yōu)化覆蓋率,顯著提高驗證過程的效率。

" I4 }! r% ~& X7 w6 U' i( r9 H% g6 x圖6演示了AI如何優(yōu)化回歸測試的分布,以實現(xiàn)更高效的驗證。
8 M* l9 C6 Y! n% f3 ^
" {3 p( a. O) S, F, `# e3.測試和ATPG
AI可以優(yōu)化測試生成的各個方面,包括非掃描設(shè)計、X處理和中止限制。

/ Z* k& x7 C6 C" Y4.電路優(yōu)化
3 e9 v4 G) ^, ]- Y& y  B: c對于模擬和混合信號電路,AI可以在復(fù)雜的器件參數(shù)空間和PVT(工藝、電壓、溫度)角落中導(dǎo)航。
* v1 {! }4 |) L$ L/ |! A$ V
* o: }& \8 m1 b9 g6 B. b9 _5.3D集成
AI可以輔助多芯片配置的探索,優(yōu)化性能和功耗效率。

. }0 {" A; e* g& Y6. 多抽象層次優(yōu)化
" X) w' A- f6 R: r: c; WAI在芯片設(shè)計中最有前途的應(yīng)用之一是跨不同設(shè)計抽象層次進行優(yōu)化。

3 x/ U- W/ M& P8 H, f& B7 w圖7闡述了跨多個設(shè)計抽象層次優(yōu)化的概念,從高層架構(gòu)到低層實例。
: `  l+ S) V7 Q. V
. c" t1 d" ?4 U7 T  `7.單抽象層次vs多抽象層次優(yōu)化
. W( R1 x6 z  s# W; [& ]" n$ t6 p最初的AI驅(qū)動優(yōu)化集中在單一抽象層次,如布局優(yōu)化。然而,當應(yīng)用于多個抽象層次時,AI的真正威力才得以顯現(xiàn)。
$ h# p' d; b0 T& E5 _8 ?  c
3 U3 g; ~3 a$ U& [4 M! u" d, {圖8顯示了基于RL的布局優(yōu)化結(jié)果,展示了功耗和頻率的改進。
  C8 P. v6 U) b
3 q. X1 d2 `2 L* p+ d3 l
圖9比較了單抽象層次優(yōu)化和多抽象層次優(yōu)化,揭示了功耗-頻率權(quán)衡的顯著改進。
* e+ F5 y3 F; {5 q! ?) q. J) m1 k
# k1 h0 S- Q9 v9 A8.探索不同設(shè)計配置
5 ~+ X* G: {9 ]1 R  K4 UAI可以高效地探索多種設(shè)計配置,每種配置具有不同的特性和權(quán)衡。
7 D  E# K  R( g. k
' j0 k# l  j, Q圖10呈現(xiàn)了探索五種不同設(shè)計配置的前20個結(jié)果,展示了AI可以生成的解決方案的多樣性。

8 \9 c4 m: ~* a
圖11突出顯示了不同的RTL配置如何導(dǎo)致不同的布局特征,展示了AI識別和優(yōu)化不同設(shè)計特征的能力。


基于RL優(yōu)化的局限性
5 B" H1 Z* K8 f" x3 i盡管功能強大,基于RL的優(yōu)化面臨兩個主要挑戰(zhàn):

創(chuàng)建設(shè)計變體的工作量大

設(shè)計變體評估速度慢
$ q. y2 J  m+ m[/ol]
5 |# {7 P' _# y! q3 V2 R& H' n為解決這些限制,業(yè)界正轉(zhuǎn)向生成式AI作為補充方法。

用生成式AI增強RL
生成式AI,特別是大型語言模型,正在為芯片設(shè)計優(yōu)化開辟新的可能性。

- A! j- z  Z. w) v2 {RL和生成式AI的比較
: a$ V8 _! L8 k$ @  y! R

RL擅長在定義的搜索空間內(nèi)找到最優(yōu)解

生成式AI善于快速生成多樣化的設(shè)計選項

/ \: a! U8 |: y( S) v5 n3 s
. R* ?. s* N# p* S8 q" H) O+ y. l圖12比較了RL和生成式AI在芯片設(shè)計優(yōu)化context中的優(yōu)勢。
6 O* _( _) |  u, X) X  b8 J

  Y) [% e9 j$ c# P' X硬件描述語言(HDL)生成
最近的研究在使用AI生成HDL代碼方面顯示出了令人鼓舞的結(jié)果。

, [7 X. Y: }8 H1 y; y圖13顯示了HDL-GPT(一個用于生成HDL代碼的AI模型)在各種設(shè)計挑戰(zhàn)中的表現(xiàn)。
$ ^! l: J9 ]  t, @
: `0 c- N5 _: M功耗、性能和面積(PPA)推測
AI的另一個令人興奮的應(yīng)用是快速PPA推測。

圖14說明了使用AI執(zhí)行端到端PPA推測的工作流程,可能將設(shè)計評估速度提高10倍。

加速設(shè)計評估
圖卷積網(wǎng)絡(luò)(GCNs)正被用來大幅加速設(shè)計評估過程。

$ M2 b( A1 s3 `  ^* X4 [4 ]圖15演示了GCNs如何將設(shè)計探索速度提高500多倍,相較于傳統(tǒng)方法。
8 r4 ^0 p8 p8 f2 E; X2 f( }
# Y! ?* t, L+ K* E/ |結(jié)論
, }& c& C( O- Q5 W# f" b- ?6 eAI輔助芯片設(shè)計代表著半導(dǎo)體行業(yè)的范式轉(zhuǎn)變。通過利用強化學(xué)習(xí)和生成式AI,設(shè)計人員可以更高效地探索廣闊的設(shè)計空間,跨多個抽象層次進行優(yōu)化,并加速整個設(shè)計過程。

1 H  ^  O  y0 |- G隨著AI技術(shù)的不斷進步,可以期待更深遠的影響。RL優(yōu)化與生成式AI快速設(shè)計空間探索的結(jié)合,有望在半導(dǎo)體設(shè)計中釋放新的創(chuàng)新水平。

4 X5 Q, D8 U# r( ]芯片設(shè)計的未來可能會看到AI工具在整個設(shè)計流程中的更深入集成,從高層架構(gòu)決策到低層物理實現(xiàn)。這種AI驅(qū)動的方法不僅將提高芯片的質(zhì)量和性能,還將顯著縮短上市時間并降低開發(fā)成本。

1 K  D: F/ p$ }6 {參考文獻
[1] S. Diamantidis, "AI-Assisted Chip Design Tutorial," in HotChips, Aug. 25, 2025.

- END -

( o9 c9 E4 S+ E+ [! @2 b軟件申請我們歡迎化合物/硅基光電子芯片的研究人員和工程師申請體驗免費版PIC Studio軟件。無論是研究還是商業(yè)應(yīng)用，PIC Studio都可提升您的工作效能。
% U% W+ P. E& d0 v. X0 b  O5 e& i! K2 g; q點擊左下角"閱讀原文"馬上申請
" V6 }% u; ]7 d+ N( k: O
# A, I& o8 u# x歡迎轉(zhuǎn)載
! {' W+ i* F* z6 l* s; U' b5 ?
轉(zhuǎn)載請注明出處，請勿修改內(nèi)容和刪除作者信息！
; i$ j4 B4 C6 k$ u  ^
$ n# v6 _% x  N$ N; h2 `* K
9 Z# u) p' n" [1 D. s
' t+ d0 t& @; V$ }
3 q9 f+ c; P1 N+ T' k
8 l+ n8 a' `" R8 r$ F) W5 L關(guān)注我們

5 y; |9 b  `3 T- T  d9 q& l

6 V- K" g7 l1 S- Q8 l ! W, Z8 G6 j' o4 f# q

/ t3 q3 H) s  a7 A& }

                     



關(guān)于我們：
深圳逍遙科技有限公司（Latitude Design Automation Inc.）是一家專注于半導(dǎo)體芯片設(shè)計自動化（EDA）的高科技軟件公司。我們自主開發(fā)特色工藝芯片設(shè)計和仿真軟件，提供成熟的設(shè)計解決方案如PIC Studio、MEMS Studio和Meta Studio，分別針對光電芯片、微機電系統(tǒng)、超透鏡的設(shè)計與仿真。我們提供特色工藝的半導(dǎo)體芯片集成電路版圖、IP和PDK工程服務(wù)，廣泛服務(wù)于光通訊、光計算、光量子通信和微納光子器件領(lǐng)域的頭部客戶。逍遙科技與國內(nèi)外晶圓代工廠及硅光/MEMS中試線合作，推動特色工藝半導(dǎo)體產(chǎn)業(yè)鏈發(fā)展，致力于為客戶提供前沿技術(shù)與服務(wù)。
3 U5 O: A4 Y* M  `. X5 J  q
http://www.latitudeda.com/
5 k7 v; J  a* v% l- S（點擊上方名片關(guān)注我們，發(fā)現(xiàn)更多精彩內(nèi)容）