|
|
作者：一博科技
, a+ m3 p8 l! x# i+ |2 x7 a- T' G6 y2 p& B
今天要介紹的是DDR3和DDR4最關(guān)鍵的一些技術(shù)，write leveling以及DBI功能。. q: Q7 g! g6 j! D
! |% v5 f7 Z8 q9 \9 AWrite leveling功能與Fly_by拓?fù)?/font>
# C$ [/ n9 o+ {* f0 X, r5 O
/ G4 g- m5 [6 l9 i1 }! | j/ ]# s7 T8 @. `3 \
Write leveling功能和Fly_by拓?fù)涿懿豢煞�。Fly_by拓?fù)渲饕獞?yīng)用于時(shí)鐘、地址、命令和控制信號(hào)，該拓?fù)淇梢杂行У臏p少stub的數(shù)量和他們的長(zhǎng)度，但是卻會(huì)導(dǎo)致時(shí)鐘和Strobe信號(hào)在每個(gè)芯片上的飛行時(shí)間偏移,這使得控制器（FPGA或者CPU）很難保持tDQSS、tDSS 和tDSH這些參數(shù)滿足時(shí)序規(guī)格。因此write leveling應(yīng)運(yùn)而生，這也是為什么在DDR3里面使用fly_by結(jié)構(gòu)后數(shù)據(jù)組可以不用和時(shí)鐘信號(hào)去繞等長(zhǎng)的原因，數(shù)據(jù)信號(hào)組與組之間也不用去繞等長(zhǎng)，而在DDR2里面數(shù)據(jù)組還是需要和時(shí)鐘有較寬松的等長(zhǎng)要求的。DDR3控制器調(diào)用Write leveling功能時(shí)，需要DDR3 SDRAM顆粒的反饋來調(diào)整DQS與CK之間的相位關(guān)系，具體方式如下圖一所示。
( G8 F3 \# X0 I. E7 b+ X. s" d6 V
4 t1 W% P6 n) }: _1 h8 _' h% a/ @- E" w/ d2 j0 L
圖一、 Write leveling & ?4 [/ Z: u# d7 V- U v
" }- T8 s- M3 V3 w+ v3 ?; [- K
Write leveling 是一個(gè)完全自動(dòng)的過程�？刂破鳎–PU或FPGA)不停的發(fā)送不同時(shí)延的DQS 信號(hào)，DDR3 SDRAM 顆粒在DQS-DQS#的上升沿采樣CK 的狀態(tài)，并通過DQ 線反饋給DDR3 控制器�？刂破鞫朔磸�(fù)的調(diào)整DQS-DQS#的延時(shí)，直到控制器端檢測(cè)到DQ 線上0 到1 的跳變（說明tDQSS參數(shù)得到了滿足），控制器就鎖住此時(shí)的延時(shí)值，此時(shí)便完成了一個(gè)Write leveling過程;同時(shí)在Leveling 過程中，DQS-DQS#從控制器端輸出，所以在DDR3 SDRAM 側(cè)必須進(jìn)行端接；同理，DQ 線由DDR3 SDRAM顆粒側(cè)輸出，在控制器端必須進(jìn)行端接；
$ ]2 P1 T( o) J# t1 d8 b6 R5 z$ a' p9 _; l) ^) q
3 n; ~4 k! [! `! j3 W' R需要注意的是，并不是所有的DDR3控制器都支持write leveling功能，所以也意味著不能使用Fly_by拓?fù)浣Y(jié)構(gòu)，通常這樣的主控芯片會(huì)有類似以下的描述：: C- F1 Y1 s3 P
![]()
+ T, O& ^, f! t* w( ]' `3 M' }
# Q; f& Q8 L/ p8 w, C, k$ ~- o( X$ k! |* Q6 i! s' \% z
DBI功能與POD電平
$ _1 r& K, ] ]* a, a9 z. [: n5 k& C J, c0 J4 {- B4 p. A
, g( Q# R% I/ }& s0 h. Z3 h
DBI的全稱是Data Bus Inversion數(shù)據(jù)總線反轉(zhuǎn)/倒置，它與POD電平密不可分，它們也是DDR4區(qū)別于DDR3的主要技術(shù)突破。
3 e# B$ [4 o8 ?) _! e
+ ?3 H4 l$ P. ` N
- C2 O4 d A* K: [& w! NPOD電平的全稱是Pseudo Open-Drain 偽漏極開路，其與DDR3對(duì)比簡(jiǎn)單的示例電路如下圖二所示。( {; F+ ? n* M9 e$ b& T
! d3 J f* N8 f' k& k2 t; X1 W; I8 q( C# f1 g; f \
圖二 POD示意電路 " E; F: F+ ^: q' P* d. I
& K9 t# t. M5 r: J, A$ i2 u9 A+ ?
從中可以看到，當(dāng)驅(qū)動(dòng)端的上拉電路導(dǎo)通，電路處于高電平時(shí)（也即傳輸?shù)氖恰?”），此時(shí)兩端電勢(shì)差均等，相當(dāng)于回路上沒有電流流過，但數(shù)據(jù)“1”還是照樣被傳輸，這樣的設(shè)計(jì)減少了功率消耗。. u9 K6 R& D0 i4 p
; _# p; ^+ x" E2 o: D7 ~; L, ]" P0 O6 w, N8 e, K
正是由于POD電平的這一特性，DDR4設(shè)計(jì)了DBI功能。當(dāng)一個(gè)字節(jié)里的“0”比特位多于“1”時(shí)，可以使能DBI，將整個(gè)字節(jié)的“0”和“1”反轉(zhuǎn)，這樣“1”比“0”多，相比原（反轉(zhuǎn)前）傳輸信號(hào)更省功耗，如下表一所示。
7 o" t1 l. x1 F" c) B7 @9 n
! K* Q; w) X! M6 e
" A9 x$ q. `* R5 s/ Z0 \! A, B9 m( o 表一 DBI示例 , l. |" H" b- a( f
- y- F: C2 u: L; L4 j3 [以上就是DDRx的一些主要的關(guān)鍵技術(shù)介紹，可以用如下表二所示來總結(jié)下DDRx的特性對(duì)比。2 {5 g$ g+ }- V) \6 v" a/ J
3 g1 M- E. D) I& {) I
0 @0 V( r1 o$ |2 `表二 DDRx SDRAM特性對(duì)比
4 b6 ?" E! \+ ~
5 c6 H9 W4 O( I' Q: O. B' _
0 [: Z1 l1 W U* V4 q |
-
| 評(píng)分記錄 | 聯(lián)盟幣 |
收起
理由
|
 Kivy
| + 2 |
資料很好，內(nèi)容豐富 |
|
電子產(chǎn)業(yè)一站式賦能平臺(tái)
/1 
窺視卡
置頂卡
變色卡
