Altium Designer19使用幾個(gè)疑問之五

凡人1900

3 ]& ~' W6 ?; a! l" b, o: R5 _, x
9 ?8 v5 D# o5 V4 a



3 o, |$ o( W4 J- x  d, K7 A! ?Altium designer19使用幾個(gè)疑問之五（一直用pads，知道的不吝賜教，謝謝。不愿意說的煩請(qǐng)繞道）一張張圖片上傳太浪費(fèi)時(shí)間，就壓縮了一個(gè)包了，我的疑問都在里面，圖文并茂，下載解壓很快
- t) _8 r. r& p
% [# ]( f  \7 w/ `5 R4 ]7 Q1.綠色的邊框怎么比板框都大更邊緣
% i! A, h1 H. g1 J2 L6 U2 V
2.PCB高亮網(wǎng)絡(luò)之后原理圖不會(huì)同步高亮

% _: |1 J. x) j1 i9 N/ _3.差分等長(zhǎng)設(shè)置 右下角那個(gè)5mil值是什么含義
/ d* t' m, E4 H' l5 u4 L. ?
* I5 ]9 ?7 y; s; ~4 V4.差分等長(zhǎng)設(shè)置對(duì)不對(duì)？

5.差分線線寬已經(jīng)調(diào)細(xì)了，只有5mil 但是拉出來的線還是不美觀也不符合要求
# [9 B  F; r7 J) i
6.畫等長(zhǎng)用的是這個(gè)菜單工具

* D! _' J9 ?8 [6 d7.已經(jīng)設(shè)置好了差分線規(guī)則
3 S! h1 {5 O: s7 |( {
: L9 m3 k( J) i0 ^  Z9 t; w8.這差分線怎么畫的那么別扭，我看一畫基本是成為這種是大概率
8 x" f* j% b7 Y* A* Q
9.這種差分走線也不美觀
& {( T, k0 Y) C2 M
10.最開始的時(shí)候線寬較寬，這種差分線也是不對(duì)的

11.原理圖網(wǎng)絡(luò)標(biāo)號(hào)和差分對(duì)的名稱label值保持一致update才不會(huì)報(bào)錯(cuò)？操作的時(shí)

候確實(shí)是那樣，如果網(wǎng)絡(luò)名和差分的Lable名稱不一樣，就會(huì)報(bào)錯(cuò)
  I& D& \; Q& v. j! K, |6 _
$ Q- U5 Z( y  Q, _" T12.選擇位號(hào) 按AP 放不到想要的位置
0 l; o6 m5 A8 }6 ]
13.隱形的透明框是過孔的什么框？是怎么設(shè)置的？如果刪除  所有的過孔都沒了

7 S2 D3 v) L) E- ]1 S% A3 r5 _& l& x- N14.AD很容易把元件刪了 有沒有像pads的開關(guān) 沒有關(guān)閉DRC是不可能刪掉元件的。在哪里可以設(shè)置

! v- Y0 g, q; @% q* \0 y3 A: i15.考慮空間不夠 就把線寬設(shè)細(xì)了 如圖是最終的規(guī)則設(shè)置
  H& n; v, ]. |0 F6 Y* e) \
% h0 S& x: C' E$ j; C4 A差分線+等長(zhǎng)線參考這個(gè)帖子畫的
( E2 [- O& x6 Q) F
https://blog.csdn.net/qq_36720691/article/details/124870440

9 B* p: I5 _0 x: L
4 j5 u1 ?" t7 D# j8 C: t- a



! i2 p6 V& _$ C! Q1 ?, v) }- A: o