|
在電路板尺寸固定的情況下,如果設計中需要容納更多的功能,就往往需要提高PCB的走線密度,但是這樣有可能導致走線的相互干擾增強,同時走線過細也使阻抗無法降低。在設計高速高密度PCB時CAM代工優(yōu)客板需注意串擾(crosstalkinterference),因為它對時序(timing)與信號完整性(signalintegrity)有很大的影響。以下提供幾個注意的地方:
# G1 H9 s" x0 j% F) g \1、控制走線特性阻抗的連續(xù)與匹配。* R6 N4 k+ i. ?+ m# z
2、走線間距的大小。一般?吹降拈g距為兩倍線寬?梢酝高^仿真來知道走線間距對時序及信號完整性的影響,找出可容忍的最小間距。不同芯片信號的結果可能不同。選擇適當?shù)亩私臃绞。避免上下相鄰兩層的走線方向相同,甚至有走線正好上下重疊在一起,因為這種串擾比同層相鄰走線的情形還大。& O- g2 V- }0 T' h/ Y9 w
3、利用盲埋孔(blind/buriedvia)來增加走線面積。但是PCB板的制作成本會增加。在實際執(zhí)行時確實很難達到完全平行與等長,不過還是要盡量做到。
" y- ^4 f' |2 }- Y" E/ C4、可以預留差分端接和共模端接,以緩和對時序與信號完整性的影響。. j6 m0 _& h8 H' L4 o
|
|